TSMC konzentriert sich mit dem neuen 2-nm-Prozessknoten auf Leistung und Effizienz

Die Taiwan Semiconductor Manufacturing Co. (TSMC) hat gerade ihren 2-nm-Knoten mit der Bezeichnung N2 offiziell vorgestellt. Das neue Verfahren, das irgendwann im Jahr 2025 auf den Markt kommen soll, wird eine neue Fertigungstechnologie einführen.

Laut dem Teaser von TSMC wird der 2-nm-Prozess entweder eine Steigerung der reinen Leistung im Vergleich zu seinem Vorgänger bieten oder bei gleicher Leistung viel energieeffizienter sein.

TSMC sprach ausführlich über die neue 2N-Technologie und erklärte das Innenleben ihrer Architektur. Der 2N wird der erste Knoten von TSMC sein, der Gate-all-around-Feldeffekttransistoren (GAAFETs) verwendet, und wird die Chipdichte gegenüber dem N3E-Knoten um das 1,1-fache erhöhen. Bevor der 2N jemals veröffentlicht wird, wird TSMC 3-nm-Chips auf den Markt bringen, die auch auf dem TSMC Technology Symposium 2022 angeteasert wurden.

Der 3-nm-Knoten wird in fünf verschiedenen Ebenen erhältlich sein, und mit jeder neuen Version wird die Anzahl der Transistoren steigen, wodurch die Leistung und Effizienz des Chips erhöht wird. Beginnend mit dem N3 wird TSMC später das N3E (Enhanced), N3P (Performance Enhanced), N3S (Density Enhanced) und schließlich das „Ultra-High Performance“ N3X herausbringen. Die ersten 3-nm-Chips sollen in der zweiten Hälfte dieses Jahres auf den Markt kommen.

Während uns der 3-nm-Prozess in Bezug auf das Startdatum näher ist, ist der 2-nm-Prozess etwas interessanter, obwohl er noch ein paar Jahre entfernt ist. Das Ziel von TSMC mit dem 2-nm-Knoten scheint klar zu sein – die Steigerung der Leistung pro Watt, um sowohl eine höhere Leistung als auch eine höhere Effizienz zu ermöglichen. Die Architektur als Ganzes hat viel zu empfehlen. Nehmen wir als Beispiel die GAA-Nanoblatt-Transistoren. Sie haben Kanäle, die auf allen Seiten von Toren umgeben sind. Dadurch wird die Leckage verringert, aber die Kanäle können auch erweitert werden, was einen Leistungsschub bringt. Alternativ können die Kanäle verkleinert werden, um die Stromkosten zu optimieren.

Sowohl der N3 als auch der N2 werden im Vergleich zum aktuellen N5 erhebliche Leistungssteigerungen bieten, und alle bieten die Möglichkeit, den Stromverbrauch mit der Leistung pro Watt in Einklang zu bringen. Als Beispiel (zuerst von Tom's Hardware geteilt) ergibt sich beim Vergleich der N3- mit den N5-Netzen eine bis zu 15%ige Steigerung der Rohleistung und eine bis zu 30%ige Leistungsreduzierung bei Verwendung mit der gleichen Frequenz. Das N3E wird diese Zahlen noch weiter steigern, auf 18 % bzw. 34 %.

Jetzt wird es im N2 spannend. Wir können mit einer Leistungssteigerung von bis zu 15 % rechnen, wenn sie mit der gleichen Leistungsaufnahme wie der N3E-Knoten verwendet werden, und wenn die Frequenz auf die vom N3E bereitgestellten Werte gesenkt wird, liefert der N2 eine bis zu 30 % geringere Leistung Verbrauch.

Wo wird das N2 eingesetzt? Es wird wahrscheinlich seinen Weg in alle Arten von Chips finden, von mobilen System-on-a-Chips (SoCs), fortschrittlichen Grafikkarten und ebenso fortschrittlichen Prozessoren. TSMC hat erwähnt, dass eines der Merkmale des 2-nm-Prozesses die „Chiplet-Integration“ ist. Dies bedeutet, dass viele Hersteller den N2 verwenden können, um Multi-Chiplet-Pakete zu verwenden, um noch mehr Leistung in ihre Chips zu packen.

Kleinere Prozessknoten sind nie eine schlechte Sache. Sobald der N2 hier ist, wird er allen Arten von Hardware, einschließlich der besten CPUs und GPUs , eine hohe Leistung liefern und gleichzeitig den Stromverbrauch und die Thermik optimieren. Bis es soweit ist, müssen wir allerdings warten. TSMC wird nicht vor 2025 mit der Massenproduktion beginnen, daher ist es realistisch, dass wir 2-nm-basierte Geräte wahrscheinlich nicht vor 2026 auf den Markt bringen werden.